# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-039272

(43) Date of publication of application: 10.02.1997

(51)Int.CI.

B41J 2/205

B41J 2/52 G06F 3/12

HO4N 1/23

(21)Application number: 07-192294

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

27.07.1995


(72)Inventor: FUKANO TAKAKAZU

## (54) TRANSFER SYSTEM FOR GRADATION DATA

# (57)Abstract:

PROBLEM TO BE SOLVED: To transfer gradation data for expressing a high gradation image from a host unit to a head without lowering the throughput.

SOLUTION: The D-A conversion data transfer unit 12 of a host system 1 converts a combination pattern of a plurality of dots formed on a unit pixel area to a voltage level intrinsic to the pattern to generate gradation data for expressing an image gradation, analogously converts the digital gradation data at each unit pixel area to generate analog gradation data A-DATA, and transfers the data A-DATA to a head 2. The head 2 decodes the transferred data A-DATA by an A-D conversion data transfer unit 23 to obtain the original gradation data, and controls to drive a nozzle based on the gradation data.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-39272

(43)公開日 平成9年(1997)2月10日

| (51) Int.Cl. <sup>6</sup> |       | 識別記号 | 庁内整理番号 | FΙ   |      |      | 技術表示箇所 |
|---------------------------|-------|------|--------|------|------|------|--------|
| B41J                      | 2/205 |      |        | B41J | 3/04 | 103X |        |
|                           | 2/52  |      |        | G06F | 3/12 | L    |        |
| G06F                      | 3/12  |      |        | H04N | 1/23 | 101A |        |
| H04N                      | 1/23  | 101  |        | B41J | 3/00 | Α    |        |

審査請求 未請求 請求項の数3 OL (全 8 頁)

| (21)出願番号 | 特顯平7-192294 |
|----------|-------------|
| (21)出願番号 | 特顯平7-192294 |

(22)出顧日 平成7年(1995)7月27日

#### (71)出廣人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

## (72)発明者 深野 孝和

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎 (外1名)

# (54) 【発明の名称】 階調データの転送方式

### (57)【要約】

【課題】 高階調の画像を表現するための階調データを スループットを低下させずにホスト部からヘッド部へ転 送する階調データの転送方式を提供する。

【解決手段】 ホスト部1のA/D変換データ転送装置 12で、単位画素領域に形成する複数のドットの組合せパターンを各パターン固有の電圧レベルに変換して画像 階調を表す階調データを生成するとともに、このディジタル階調データを単位画素領域毎にアナログ変換してアナログ階調データA-DATAを生成し、このアナログ階調データA-DATAを全成し、このアナログ階調データA-DATAをA/D変換データ転送装置23で解読してもとの階調データを取得し、この階調データに基づいて該当ノズルの駆動制御を行う。



#### 【特許請求の範囲】

【請求項1】 単位画素領域に形成する複数のドットの組合せパターンにより当該領域の画像領域の画像階調を表すディジタル階調データを生成する第1の装置と、前記階調データを解読して該当ノズルの駆動制御を行う第2の装置とを備えたプリンタシステムにおける、前記第1の装置から第2の装置への階調データの転送方式であって、

前記第1の装置は、前記複数のドットの組合せパターンを各パターン固有の電圧レベルに変換して前記階調データを生成するとともに、このディジタル階調データを前記単位画素領域毎にアナログ変換してアナログ階調データを生成する第1の手段を備え、生成されたアナログ階調データを前記第2の装置に転送することを特徴とする階調データの転送方式。

【請求項2】 前記第1の装置は、前記ドットの組合せパターンに代えて、前記単位画素領域に形成するドット数に対応する電圧レベルの階調データを生成することを特徴とする請求項1記載の階調データの転送方式。

【請求項3】 前記第2の装置は、転送された前記アナログ階調データをディジタル変換して前記階調データを取得する第2の手段を備え、該取得した階調データを解読して該当ノズルの駆動制御を行うことを特徴とする請求項1又は2記載の階調データの転送方式。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、プリンタにおける ヘッド制御技術に係り、特に、複数階調の画像を得るための階調データの転送技術に関する。

#### [0002]

【従来の技術】例えばインクジェット式のプリンタシステムにおける従来のヘッド制御の概要を図10~図13を参照して説明する。

【0003】図10は、制御主体である情報処理装置本体(以下、ホスト部)3と、制御対象となるヘッド部4との関係説明図である。この図において、ホスト部3は、複数のノズルの吐出タイミングを決するための駆動信号Voutを生成する駆動信号発生器31と、上位装置(図示省略)より入力された階調データをヘッド部4への転送に適した構造に変換してシリアル出力するためのデータ保持部、すなわちラッチ回路32及びシフトレジスタ33を備えている。ラッチ回路32には、上位装置より駆動用のチップセレクト信号CSが入力される。

【0004】駆動信号発生器31の回路構成例を図11に示す。また、この駆動信号発生器31より出力される 駆動信号Voutの電圧波形を図12に示す。これらの図において、駆動信号発生器31における一方の入力信号 IN1は駆動波形を立ち上げるための矩形信号であり、他 方の入力信号IN2は駆動波形を立ち下げるための勾配を 定める矩形信号である。Vccはバイアス電圧であり、V 50 Hは略30V程度の定電源電圧である。また、図12に示す駆動信号Voutは、駆動信号発生器31により定ランプ制御されて出力されるもので、各インク吐出サイクルTの波形立ち下がり部分がインクの吐出タイミングとなる。

【0005】一方、ヘッド部4は、図10に示すように、複数のインク容器の各々に連通するノズル(図示省略)を駆動するためのアクチュエータを有するヘッド駆動部41と、駆動ノズルを選択するセレクタ42とを備えている。このセレクタ42の入力段には、ホスト部3から送られる階調データDATAを画素領域分のノズルの制御に適したタイミングまで保持するためのデータ保持部、すなわちラッチ回路43とシフトレジスタ44が設けられており、また、セレクタ42の制御信号入力端には、上記駆動信号Voutがホスト部3より送られる構成になっている。

【0006】ラッチ回路43に入力されるラッチ信号LATは、例えば64ノズルヘッドでクロックCLKの周波数が1 [MHz]であるとすると、64 [μs]以上の周期で駆動信号Voutと同期してアクティブとなる信号であり、このラッチ周期内に、次周期の単位画素領域分の階調データDATAがシフトレジスタ44を介してラッチ回路43にラッチされ、セレクタ42に入力される。

【0007】以上の構成のプリンタシステムにおける動作タイミングは図13に示すとおりであり、ラッチ信号LATがアクティブになる度に、駆動信号Vout信号と1ラッチ周期前の階調データDATAがホスト部3からヘッド部4へ転送される。ヘッド部4では、転送された各種信号や階調データDATAに基づいて該当のノズルを駆動し、被印刷媒体の単位画素領域にそれぞれインク滴を噴射する。この場合、ノズルから噴射されるインク滴によってドットが形成され、このドット数に応じて当該単位画素領域における階調が決められる。

#### [0008]

【発明が解決しようとする課題】ここで、より高階調の画像を表現する場合は、個々の単位画素領域をさらに細かく分割し、各分割領域に存在するドット数を所要の階調数に応じて変える必要がある。また、カラー印刷の場合には、混色を考慮して予め複数のドット形成領域を確保しておく必要がある。

【0009】しかし、上述のように、単位画素領域をさらに細かく分割すると、それに応じて階調データDATAが大きくなる。例えば、360dpiで表される画像をさらに4階調で細かく表現しようとすると、1インチ当たり1440dpi分の階調データDATAが必要となり、それだけヘッド部4へのデータ転送時間が長くなる。つまり、同一クロック信号CLKを用い、従来手法でヘッド制御を実現しようとすると、スループットが1/4に低下する。一方で、64/ズルヘッドの場合のラッチ周期は前述のように64[ $\mu$ S]以上であるが、単位画素領域

3

をさらに 4 階調で細かく表現して同一スループットを実現しようとすると、 $16[\mu s]$ 以上に短縮され、階調データDATAや駆動信号 V out V の連携がとりにくくなる。

【0010】この問題を解決する手法としてクロックCL Kの周波数を上げることが考えられるが、そうするとシフトレジスタ33,44をより高精度に設計する必要があるばかりでなく、セレクタ42の動作が不安定になるため、一定の限界がある。

【0011】そこで、本発明の課題は、高階調の画像を表現するための階調データを従来と同一のクロックCLKを用いてスループットを低下させずに転送する階調データの転送方式を提供することにある。

#### [0012]

【課題を解決するための手段】上記課題を解決するため、本発明は、単位画素領域に形成する複数のドットの組合せパターンにより当該領域の画像領域の画像階調を表す階調データを生成する第1の装置、すなわちホスト部と、前記階調データを解読して該当ノズルの駆動制御を行う第2の装置、すなわちヘッド部とを備えたプリンタシステムにおける、前記第1の装置から第2の装置への階調データの転送方式において、転送対象となる階調データを少ないデータ容量で多くの階調情報を表す構成にした点に特徴がある。

【0013】すなわち、前記第1の装置が、前記複数のドットの組合せパターンを各パターン固有の電圧レベルに変換して前記階調データを生成するとともに、このディジタル階調データを前記単位画素領域毎にアナログ変換してアナログ階調データを生成する第1の手段を備え、この生成されたアナログ階調データを前記第2の装置に転送するようにしたものである。なお、前記ドットの組合せパターンに代えて、前記単位画素領域に形成するドット数に対応する電圧レベルの階調データを生成するようにしても良い。

【0014】また、第2の装置は、上記転送されたアナログ階調データをディジタル変換して前記階調データを取得する第2の手段を備え、この取得した階調データを解読して該当ノズルの駆動制御を行う。

【0015】このような階調データの転送方式では、ドットの組合せパターンがアナログ階調データに対応した 40 ものとなるので、例えば単位画素領域をさらに複数の小領域に分割し、各小領域に形成するドットの組合せパターンを表す場合も個々のアナログ階調データの数自体は増えず、その表現態様のみが変化する。第2の装置側では、このアナログ階調データの内容を生成時と逆の手順で解読することにより容易にもとのディジタル階調データを再現することができる。

#### [0016]

【発明の実施の形態】以下、図面を参照して本発明の実 施形態を詳細に説明する。 【0017】(第1の実施形態)図1は、本発明の第1の実施形態の構成図であり、単位画素領域をさらにラスタ方向に4分割して細かく表現する場合の例を示すものである。なお、便宜上、64ノズルヘッドの駆動制御を行う図10の構成に対応させてある。

4

【0018】図1において、ホスト部(第1の装置)1は、駆動信号Voutを生成する駆動信号発生器11と、上位装置より送られるデジタル階調データDATAをドット単位にアナログ階調データA-DATAに変換するD/A変換10データ転送装置(第1の手段)12とを備えており、ヘッド部(第2の装置)2は、64ノズルヘッドを駆動するヘッド駆動部21aと、駆動ノズルを選択するセレクタ22aと、上記アナログ階調データA-DATAをデジタルの階調データDATAに変換するA/D変換データ転送装置(第2の手段)23とを備えている。

【0019】駆動信号発生器11、ヘッド駆動部21 a、及びセレクタ22aの基本機能は、それぞれ従来の 駆動信号発生器31、ヘッド駆動部41、及びセレクタ 42と同一である。

20 【0020】ホスト部1のD/A変換データ転送装置12は、図2に示すように、4組のラッチ回路L1~L4とシフトレジスタS1~S4から成るデータ保持部121と、各シフトレジスタS1~S4の出力をアナログ信号A-DATAに変換するD/Aコンバータ122とを備えている。各ラッチ回路L1~L4には、上位装置から各分割領域のデジタル階調データDATAとチップセレクタ信号CS1~CS4が入力され、シフトレジスタS1~S4には対応するラッチ回路L1~L4の出力のほか、クロックCLKが入力される。このクロックCLKの周波数は、従来と同様、1 [MHz] である。

【0021】なお、ヘッド部2へそのまま転送するラッチ信号LATは従来のラッチ信号LATと同じものであり、シフト信号SHIFTは、各分割領域に対応して生成される駆動信号Voutの出力タイミングを決する信号である。

【0022】一方、ヘッド部2のA/Dデータ転送装置23は、図3に示すように、アナログ階調データA-DATAをデジタル階調データDATAに変換するA/Dコンバータ231と、4組のシフトレジスタS5~S8とラッチ回路L5~L8とから成るデータ保持部232と、セレクタ22aへつながるバッファ回路233と、ホスト部1より転送されたラッチ信号LATとシフト信号SHIFTのOR条件を判定する論理回路234と、この論理回路234の出力を分配する分配器235とを備えている。

【0023】各シフトレジスタS5~S8には、ホスト部1から転送されたクロックCLKとA/Dコンバータ231で変換されたデジタル階調データDATAが入力されている。また、各ラッチ回路L5~L8には、対応するシフトレジスタS5~S8の出力のほか、分配器235の出力が入力されている。バッファ回路233には、各ラッチ回路L5~L8の出力のほか、論理回路234の出力が入力されて

50 いる。

【0024】図4は、ホスト部1において、アナログ階 調データA-DATAを生成する場合の原理説明図であり、

(a) は単位画素領域をラスタ方向に4分割した場合の ドット組合せパターン、(b) は各ドット組合せパター ンに対応するスレショルドレベルの説明図である。この 例では、4ドットの組合せパターンによって単位画素領 域毎に16種類(#0~#15)の表現を可能にしてい る。このような表現手法は、モノクロ画像のほか、前述 の高精度のカラー画像の表現に適した手法である。スレ ショルドレベルの設定基準としては、例えば4つの分割 10 領域を各々2の0乗(0)、2の1乗(2)、2の2乗 (4)、2の3乗(8)のように重み付けし、各分割領 域におけるドットの形成パターンを定量化して電圧レベ ルに変換する。

【0025】D/A変換データ転送装置12はこのよう な原理に基づいて上位装置からのデジタル階調データDA TAをアナログ階調データA-DATAに変換するものであり、 重み付けのための4種類の信号が上記チップセレクト信 号CS1~CS4となる。また、A/D変換データ転送装置2 3は、このアナログ階調データA-DATAの逆変換を行って セレクタ22aに入力するものである。

【0026】次に、上記構成のプリンタシステムにおけ る動作タイミングを図5に示す。

【0027】図5を参照すると、ラッチ信号LATは64 [μs] の周期(ラッチ周期)でアクティブとなり、シ フト信号SHIFTは1ラッチ周期間に16 [μs] の均等 間隔(シフト間隔)で3回アクティブになる。そして、 各シフト間隔中にそれぞれ1つの駆動信号Voutが挿入 される。同時に、次のラッチ周期で有効となる64×4 ドット分の情報をもつアナログ階調データA-DATAも当該 ラッチ周期中に挿入される。

【0028】このようなタイミングで各信号及びアナロ グ階調データA-DATAがホスト部1からヘッド部2に転送 されると、ヘッド部2では上述のような要領でデータ解 読を行い、該当のノズルを駆動して被印刷媒体の単位画 素領域にそれぞれインク滴を噴射する。そして、各ドッ トの組合せパターンに応じて当該単位画素領域における 画像階調を変える。

【0029】 (第2の実施形態) 次に、本発明の第2の 実施形態を説明する。

【0030】上述の第1の実施形態は、単位画素領域の 階調を16種類のドット組合せパターンで表現する場合 の例であるが、実用性を考慮すると5種類のパターンで 階調を表現することもできる。これは人間の目が認識で きる階調性はドットの位置ではなく、ドットの数に大き く依存することを利用したものであり、実際に印刷され た画像の見た目をほとんど変えることなく、情報量を減 らすことが可能となる。

【0031】すなわち、ドット数の相違のみに着目する と、図6 (a) に示すように、5種類のパターンで表現 50 各分割領域に形成するドットの組合せパターンを増やし

することができる。ヘッド駆動部21の構成要素やその 他の電子回路では、+5Vの直流電圧Vccを使用してい るのが一般的なので、5種類のパターンを用いる場合 は、この直流電圧Vccをそのまま使用できて便利であ る。この場合は、図6(b)に示すように直流電圧Vcc を1 V 単位で分割してスレショルドレベルを決める。こ のようにすれば、アナログ階調データA-DATAへの変換及 びその逆変換が容易になる。

【0032】図7は、この実施形態を実現する場合のプ リンタシステムの構成図であり、駆動信号発生器11で 生成した駆動信号Voutをヘッド駆動部21bに入力す る点が第1の実施形態と異なる点である。

【0033】図8は、この場合の動作タイミングの説明 図であり、アナログ階調データA-DATAが5段階の電圧レ ベルによって表されている様子がわかる。ラッチ信号LA T、シフト信号SHIFTとの関係は図5の場合と同様とな

【0034】なお、第1の実施形態と第2の実施形態と で駆動信号発生器11とヘッド部2との関係がやや異な 20 るので、これを説明する。

【0035】図9(a)は第1の実施形態の場合の構成 例、同(b)は第2の実施形態の場合の構成例である。 図9(a)では、駆動信号発生器11の入力IN1、I N2はいずれも正極性電圧 (Vp, Vd) であり、その出 力である駆動信号Voutは、セレクタ22aに入力さ れ、接地線GNDがヘッド駆動部21aに入力される。セ レクタ22aは、双方向アナログスイッチであるトラン スファゲートから成り、アナログ階調データA-DATAを逆 変換して生成されたデジタル信号により選択されたもの のみがONとなって、該当するヘッド駆動部21aの圧 電素子を駆動する。

【0036】一方、図9(b)においては、駆動信号V outはヘッド駆動部21bの圧電素子に入力され、接地 線GNDがセレクタ22bに入力される。この場合のセレ クタ22bは、図示のようにスイッチングトランジスタ と寄生ダイオードとの並列回路で構成され、駆動信号V outにより選択されたもののみがONとなって、該当す るヘッド駆動部21bの圧電素子を駆動する。

【0037】本発明は、以上のとおりであるが、上記二 40 つの実施形態で説明したノズル数や階調数、ラッチ周 期、シフト間隔等のデータは例示であって、他のデータ の使用を妨げる趣旨でないことは勿論である。また、第 1の装置及び第2の装置の構成も従来との比較のために 用いたものなので、必ずしも上記実施形態の構成に限定 されるものではなく、種々の態様での実施が可能であ る。

### [0038]

【発明の効果】以上の説明から明らかなように、本発明 によれば、単位画素領域を更に複数の小領域に分割し、

ても第1の装置から第2の装置への階調データの転送時間は分割前と同一になる効果がある。これにより、スループットを低下させずに高階調データ転送することが可能になり、従来の課題が解決される。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態を表すプリンタシステムの構成図。

【図2】図1の構成におけるD/A変換データ転送装置の詳細構成図。

【図3】図1の構成におけるA/D変換データ転送装置 10の詳細構成図。

【図4】第1の実施形態の原理説明図であり、(a)は単位画素領域を4分割した場合のドット組合せパターン、(b)は各ドット組合せパターンに対応するスレショルドレベルの説明図である。

【図5】図1の構成のプリンタシステムにおける動作タイミングの説明図。

【図6】第2の実施形態の原理説明図であり、(a)は単位画素領域を4分割した場合の各分割領域のドット数、(b)は各ドット数に対応するスレショルドレベルの説明図である。

【図7】第2の実施形態を表すプリンタシステムの構成図。

【図8】図7の構成のプリンタシステムにおける動作タ

イミングの説明図。

【図9】(a)は第1の実施形態の場合のヘッド部まわりの構成例、(b)は第2の実施形態の場合のヘッド部まわり構成例を示す図。

【図10】従来のプリンタシステムの構成図。

8

【図11】駆動信号発生器の構成例を示す図。

【図12】図11の駆動信号発生器の出力波形説明図。

【図13】図10のプリンタシステムにおける動作タイミングの説明図。

#### 【符号の説明】

1,3 ホスト部(第1の装置)
2,4 ペッド部(第2の装置)

11,31 駆動信号発生器

12 D/A変換データ転送装置

121 データ保持部

122 D/Aコンパータ

21a, 21b, 41 ヘッド駆動部

22a, 22b, 42 セレクタ

23 A/D変換データ転送装置

231 A/Dコンバータ


232 データ保持部

233 バッファ回路

234 論理回路

235 分配器

【図1】



【図4】

